←предыдущая следующая→
1 2 3 4
ВТОРОЙ СЕМЕСТР
ЛЕКЦИЯ N 2-3
я2СТРУКТУРЫ АДРЕСНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ
Тип используемых запоминающих элементов определенным образом
влияет на структуру памяти, в результате чего существует большое
разнообразие структур ЗУ.
Совокупность определенным образом соединенных запоминающих
элементов (ЗЭ) образует запоминающую матрицу (массив) ЗМ, где
каждый запоминающий элемент хранит бит информации.
Запоминающий элемент должен реализовывать следующие режимы
работы:
1) хранение состояния;
2) выдача сигнала состояния (считывание);
3) запись 0 или 1.
К запоминающим элементам должны поступать управляющие сигна-
лы для задания режима работы, а также информационный сигнал при
записи. При считывании запоминающий элемент должен выдавать
сигнал о своем состоянии.
Запоминающий массив имеет систему адресных и разрядных линий
(проводников). Адресные линии используются для выделения по
адресу совокупности запоминающих элементов, которым устанавлива-
ется режим считывания или записи. Выделение отдельных разрядов
осуществляется разрядными линиями, по которым передается записы-
ваемая или считываемая информация.
Запоминающие устройства строятся из специальных запоминающих
элементов, для которых характерно использование троичных сигналов
и совмещение линий входных и выходных сигналов.
Адресные и разрядные линии носят общее название линий выбор-
ки. В зависимости от числа таких линий, соединенных с одним запо-
минающим элементом различают двух-, трехкоординатные ЗУ и т.д.,
называемые соответственно 2D, 3D и т.д.
Запоминающие устройства типа 2D
Организация ЗУ типа 2D обеспечивает двухкоординатную выборку
каждого запоминающего элемента. Основу ЗУ составляет плоская мат-
рица из запоминающих элементов, сгруппированых в 2я5kя0 ячеек по n
разрядов. Обращение к ячейке задается k-разрядным адресом, выде-
ление разрядов производится разрядными линиями записи и считыва-
ния.
.
- 2 -
ШИВых
^
ЪДДДДДДДДДДДДДДДДРДДДДДДДДДДДДДДДДї
і0 n-1і
і УсСч і
АДВДДДДДДДДДДДДДДВДДДДДДДДДДДДДДВДЩ
0я5ія0 . . . jя5ія0 . . . n-1я5і
я5ЪДДДДДДґя0 я5ЪДДДДДДґя0 я5ЪДДДДДДґ
я5ЪДБДї ія0 я5ЪДБДї ія0 я5ЪДБДї і
я5ія0ЗЭ я5ія0<я5Дї ія0 ... я5ія0ЗЭ я5ія0<я5Дї ія0 ... я5ія0ЗЭ я5ія0<я5Дї і
я5АДДДЩ і ія0 я5АДДДЩ і ія0 я5АДДДЩ і і
я5ЪДДДДДДїя00я5 я0^я5 і ія0 я5 я0^я5 і ія0 я5 я0^я5 я0ія5 і
я5і0 ГДДДДДДДДБДДДДЕДЕДДДДДДДБДДДДЕДЕДДДДДДДя0Щ і і
я5і і . і ія0 я5 . і ія0 я5 . і я0і
я5і і я0.я5 . і ія0 я5 . і ія0 я5 . і і
я5і і я0.я5 ЪДДДДЕДґя0 я5 ЪДДДДЕДґя0 я5 ЪДДДДЕДґ
я5і і я0.я5 ЪДБДї і ія0 я5ЪДБДї і ія0 я5ЪДБДї і і
я5і і я0 я5 ія0ЗЭя5 ія0<я5Дґ ія0 ... я5ія0ЗЭя5 ія0<я5Дґ ія0 ... я5ія0ЗЭя5 ія0<я5Дґ і
я5і і АДДДЩ і ія0 я5АДДДЩ і ія0 я5АДДДЩ і і
Адрес я5і ія0iя5 я0^я5 і ія0 я5 я0^я5 і ія0 я5 я0^я5 і я0і
НННННН>я5ія0 АдрФя5 ГДДДДДДДДБДДДДЕДЕДДДДДДДБДДДДЕДЕДДДДДДДя0Щ і і
я5і і . і ія0 я5 . і ія0 я5 . я0ія5 я0і
я5і і я0.я5 . і ія0 я5 . і ія0 я5 . я0ія5 і
я5ія0 я5і я0.я5 ЪДДДДЕДЩя0 я5 ЪДДДДЕДЩя0 я5 ЪДДДДЕДЩ
я5ія0 я5і я0.я5 ЪДБДї ія0 я5ЪДБДї ія0 я5ЪДБДї і
я5ія0 я5і я0 я5 ія0ЗЭя5 ія0<я5Дя0ґ ... я5ія0ЗЭя5 ія0<я5Дя0ґ ... я5ія0ЗЭя5 ія0<я5Дя0ґ
я5ія0 я5і АДДДЩя0 і я5АДДДЩя0 і я5АДДДЩя0 і
я5ія0 я5ія02я5kя0-1 ^ і ^ і ^ і
я5ія0k-1 Гя5ДДДДДДДДБДДДДя0ЕДДДДДДДя5ДДБДДДДя0ЕДДДДДДДя5ДДя0Щ і
АДДДДДДЩ і і і
^ ^ 0і . . . jі . . . n-1і
і і ЪДБДДДДДДДДДДДДДДБДДДДДДДДДДДДДДБДї
і і і УсЗап і
і і і0 n-1і
Зап Чт АДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЩ
^
є
ИнфВх
Адрес ячейки i поступает на схему адресного формирователя
АдрФ, управляемого сигналами "Чтение" и "Запись". Основу адресно-
го формирователя составляет дешифратор с 2я5kя0 выходами, который при
поступлении на его входы адреса формирует сигнал для выборки
линии i. При этом под действием сигнала "Чтение" формируется
сигнал, настраивающий запоминающий элемент на выдачу сигнала
состояния, а под действием сигнала "Запись" - соответственно на
запись.
Выделение разряда j в i-ом слове производится второй коорди-
натной линией. При записи по линии j от усилителя записи поступа-
ет сигнал, устанавливающий выбранный для записи элемент в 0
или 1. При считывании на усилитель считывания по линии j поступа-
ет сигнал о состоянии элемента.
Используемые запоминающие элементы должны допускать объеди-
нение выходов для работы на общую линию с передачей сигналов
только от выбранного элемента.
.
- 3 -
Каждая адресная линия передает три значения сигнала:
1) выборка при записи,
2) выборка при считывании,
3) отсутствие выборки.
Каждая разрядная линия записи передает в запоминающий эле-
мент записываемый бит информации, а разрядная линия считывания -
считываемый бит информации. Линии записи и считывания могут быть
объединены в одну при использовании элементов, допускающих объ-
единение выхода со входом записи. Совмещение функций записи и
считывания на разрядной линии широко используется в современных
полупроводниковых ЗУ.
Запоминающие устройства типа 2D являются быстродействующими
и достаточно удобными для реализации. Однако они неэкономичны по
объему оборудования из-за наличия дешифратора с большим числом
выходов. Поэтому структура 2D применяется только в ЗУ небольшой
емкости.
←предыдущая следующая→
1 2 3 4