Главная/

Радиоэлектроника, компьютеры и периферийные устройства. /

Вычислительныемашины и системы. Первый семестр.

состояния элемента состоят из двух этапов: задержки и формирования фронта или спада сигнала. Длительность задержек и фронтов зависит от динамических свойств логического элемента. Однако для оценки быстродействия часто используют обобщенную характеристику -я2 среднее время задержкия0. В этом случае моментом поступления сигнала на ячейку считают момент достижения входным сигналом некоторого определенного уровня (например, 0,5 от уста- новившегося значения). Моментом появления сигнала на выходе также считают момент достижения выходным сигналом этого уровня. Так как длительности переходных процессов при включении и выключении транзистора в общем случае не равны, то проводят обоб- щение и говорят о среднем времени задержки сигнала на ячейку. Время задержки при формировании спада tя4сп tя5'я4зя5 я0= tя4з.сп я0+я4 я0ДДД , 2 а время задержки при формировании фронта tя4фр tя5"я4зя5 я0= tя4з.фр я0+я4 я0ДДД . 2 Среднее время задержки на один каскад схемы tя5'я4зя0 + tя5"я4з tя4з.сря0 = ДДДДДДДДДя5. 2 . - 4 - Одна из важнейших характеристик элемента - его я2помехоустой- я2чивостья0. Различают статическую и динамическую помехоустойчивость. При определении статической помехоустойчивости помеха рассматри- вается как длительно действующий уровень потенциала, а при опре- делении динамической помехоустойчивости - как импульс определен- ной длительности. Устойчивость элемента к воздействию длительной помехи меньше, чем к воздействию кратковременной помехи при оди- наковых амплитудах. Устойчивость к воздействию динамической поме- хи тем ниже, чем выше быстродействие элемента. С увеличением степени интеграции элементов ЭВМ все большую роль начинает играть такой параметр, какя2 рассеиваемая мощностья0. Следует отметить, что закрытому состоянию соответствует один уро- вень рассеивания мощности (Pя4зя0), а открытому - другой (Pя4оя0). Обычно предполагают, что схема половину времени находится в открытом состоянии, а половину - в закрытом, и определяют среднюю рассеи- ваемую мощность следующим образом: Pя4зя0 + Pя4о Pя4сря0 = ДДДДДДД . 2 Рассеиваемая мощность может зависеть как от нагрузки, так и от схем, включенных на входе. я1Классификация логических элементов по типу радиокомпонентов, я1на которых реализуются логические функциия2. Можно выделить следующие наиболее часто употребляемые на данный момент типы логических элементов: - транзисторно-транзисторная логика с диодами Шотки (ТТЛШ); - КМОП-логика (логика на базе комплементарных полевых тран- зисторов со структурой металл-окисел-полупроводник); - КМДП-логика (логика на базе комплементарных полевых тран- зисторов со структурой металл-диэлектрик-полупроводник); - интегральная инжекционная логика (ИИЛ, Ия52я0Л, Iя52я0L). Следует отметить также некоторые типы элементов, которые в данный момент уже не применяются в новых разработках вследствие низкого быстродействия или большой рассеиваемой мощности. - резисторно-транзисторная логика (РТЛ, RTL); - резисторно - конденсаторная транзисторная логика (РКТЛ, RCTL); - диодно-транзисторная логика (ДТЛ, DTL); - транзисторно-транзисторная логика (ТТЛ, TTL); - транзисторная логика с эмиттерными связями (ЭСЛ, TECL). - транзисторная логика с непосредственными связями (DCTL). - МОП-логика; - МДП-логика (MDS). ПЕРВЫЙ СЕМЕСТР ЛЕКЦИЯ N 9 я2ЭЛЕМЕНТЫ И УЗЛЫ ЭВМ ННННННННННННННННННН я2ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ Электронную схему, выполняющую какие либо операции над одним машинным словом, называют я2узломя0 ЭВМ. Многие узлы ЭВМ строятся на базе логических элементов. Общие требования к проектируемому устройству: - устройство должно полностью соответствовать своему функци- ональному назначению, т.е. выполнять заданные в ТЗ функции; - быстродействие, энергопотребление, надежность, устойчи- вость к вредному воздействию окружающей среды (температура, влаж- ность, давление, вибрация, удары, статическое электричество, внешние магнитные поля, электромагнитные помехи и пр.) должны со- ответствовать заданным в ТЗ параметрам; - устройство должно быть максимально простым, чтобы обеспе- чить высокое быстродействие и надежность, а также низкую себесто- имость. Если устройство проектируется на базе нескольких различных наборов логических элементов, особенно в случае различной техно- логии изготовления (ТТЛ и ТТЛШ, ТТЛ и КМОП, ТТЛ и ЭСЛ и т.п.), необходимо тщательно проверить эти наборы на совместимость во всем рабочем диапазоне температур и на отсутствие состязаний в спроектированной схеме. Требуется проверить: - соответствие по номинальному напряжению питания; - соответствие по входным и выходным характеристикам логи- ческих элементов, особенно по уровням 0 и 1; - соответствие элементов по быстродействию; - соответствие по переходным процессам. я1Основные характеристики логических элементов я2Амплитудная передаточная характеристикая0 Uя4вых я0=я4 я0f(Uя4вхя0) опре- деляет формирующие свойства логического элемента, его помехоус- тойчивость, амплитуду и уровни стандартного сигнала. Вид характе- ристики зависит от типа логического элемента (ЭСЛ, ТТЛ и т.д.) и может изменяться в определенных пределах в зависимости от разбро- са параметров схем, изменений напряжения питания, нагрузки и тем- пературы окружающей среды. я2Входная характеристикая0 Iя4вхя0 = f(Uя4вхя0) и я2выходная характеристи- я2кая0 Uя4выхя0 = f(Iя4выхя0) позволяют определить нагрузочную способность элемента, режим его работы и способ согласования переходных про- . - 2 - цессов в линиях связи. я2Импульсная (динамическая) помехоустойчивостья0 - это зависи- мость допустимой амплитуды импульсной помехи от ее длительности Uя4помя0 = f(tя4помя0). я2ТРИГГЕРЫ Практически все устройства ЭВМ совмещают функции переработки и хранения информации. Неотъемлемая часть таких устройств - эле- мент памяти. В арифметических и логических устройствах для хране- ния информации чаще всего используют элемент с двумя устойчивыми состояниями - я2триггеря0. Структуру триггера можно представить в виде запоминающей ячейки и схему управления: ЪД ДД ДД ДД ДД ДД ДД ДД ДД ї ЪДДДДДДДї я4Sя0 ЪДДДДДДДДї Eя41я0 ДДДБДґ Схема ГДДДДДґ Запоми-ГДБДДД Q C ДДДДДґ управ-і я4Rя0 і нающая і я4 _ Eя42я0 ДДДВДґ ления ГДДДДДґ ячейка ГДВДДД Q АДДДДДДДЩ АДДДДДДДДЩ АД ДД ДД ДД ДД ДД ДД ДД ДД Щ я4_я0 я2Запоминающая ячейкая0 - это схема, которая имеет два выхода Q и Qя4,я0 сигналы на которых всегда противоположны (если на одном 0, то на другом 1), и два входа - вход установки S (set) и вход сброса R (reset). я2Переключающийя0 сигнал по входу S устанавливает запоминающую ячейку в состояние "1", а по входу R - в состояние "0". В зависи- мости от типа элементов, из которых построена запоминающая ячей- ка, переключающим сигналом может являться либо "0", либо "1". За- поминающую ячейку называют такжея2 асинхронным RS-триггеромя0. я2Схема управленияя0 преобразует информацию, поступающую на вхо- ды Eя41я0