←предыдущая следующая→
1 2 3 4 5
может осуществляться любой командой, в которой предусмотрено обращение к основной памяти. Компаратор используется для программной привязки процессов к определенному моменту времени. Для приближенной оценки производительности процессора будем использовать ограниченный набор форматов команд и операндов. . Форматы команд: ЪДДДДДДДДВДДДДВДДДДї і КОП і R1 і R2 і Формат регистр-регистр (RR) АДДДДДДДДБДДДДБДДДДЩ 0 15 ЪДДДДДДДДВДДДДВДДДДВДДДДВДДДДДДДДДДДДї і КОП і R1 і Х2 і В2 і D2 і Формат регистр-память (RХ) АДДДДДДДДБДДДДБДДДДБДДДДБДДДДДДДДДДДДЩ 0 31 КОП - код операции; R1 - регистр первого операнда; R2 - регистр первого операнда; Х2 - регистр индекса; В2 - регистр базы; D2 - смещение адреса. Форматы операндов: ЪДДВДДДДДДДДДДДДДДДї іЗні і Короткий операнд с фиксированной запятой АДДБДДДДДДДДДДДДДДДЩ 0 15 ЪДДВДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДї іЗні і Нормальный операнд АДДБДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЩ с фиксированной запятой 0 31 ЪДДВДДДДДДДВДДДДДДДДДДДДДДДДДДДДДДДДДї іЗніПорядокі Мантисса (24 разряда) і Короткий операнд с АДДБДДДДДДДБДДДДДДДДДДДДДДДДДДДДДДДДДЩ плавающей запятой 0 7 8 31 ЪДДВДДДДДДДВДДДДДДДДДДДДДДДДДДДДДДДДДД Д Д Д ДДДДДї іЗніПорядокі Мантисса (56 разрядов) і Длинный операнд с АДДБДДДДДДДБДДДДДДДДДДДДДДДДДДДДДДДДДД Д Д Д ДДДДДЩ плавающей запятой 0 7 8 63 Зн - разряд знака числа (мантиссы). . ЪДДДДДДДДДДДДДДДї ЪДДДДДДДДДДДДДї ЪДДДДДДДДДДДДї ЪДДДДДДДДДДДДДї і Часы суточные і і Управляющие і і Регистры і і Регистры і ГДДДДДДДДДДДДДДДґ і регистры і і общего і і с плавающей і і Компаратор і і 16х32 і і назначения і і точкой і ГДДДДДДДДДДДДДДДґ і разряда і і 16х32 і і 4х64 і і Таймер і ГДДДДДДДДДДДДДґ і разряда і і разряда і ГДДДДДДДДДДДДДДДґ і РССП і АДДДДДДДДДДДДЩ АДДДДДДДДДДДДДЩ і Таймер і АДДДДДДДДДДДДДЩ є є і интервальный і є є є АДДДДДДДДДДДДДДДЩ ЙННННННј є є і ЙННННННННННН№ ЙННННННННННННННННННН№ є і є є є є є ЪДДДДДДДДДДДДДДДДДДДДДДДї ЪДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДї і Средства управления і і Средства обработки і ГДДДДДДДДДДДВДДДДДДДДДДДґ ГДДДДДДДДДДДДВДДДДДДДДДДВДДДДДДДДДДДґ і УправлениеіУправление і і Операции с іОперации сіОперации і і системой іпрограммой іДВДі фиксирован-іплавающей ідесятичной і АДДДДДДДДДДДБДДДДДДДДДДДЩ і і ной точкой іточкой іарифметики і і і і є і і і іи полей пе-і і і і є і і і іременной і і і і є ЪДЩ і і ідлины і і і АДДДДДДДДДДДЧДДДЕДї АДДДДДДДДДДДДБДДДДДДДДДДБДДДДДДДДДДДЩ і АДДДДДДДДДї МНННШНШНННННННННННННННННННН№ ЙННННННННННННН ЪДДДДДДДДДДДДї і є і АДДДДДДДДДДДДДДДДДДДДЧДДЧДДДДДДДДДДДДД і Пульт і і є АДДДДДДДДї є є і управления і і є ЪДДДДДБДДДДДДДДВДДДДДДДДДДВДДДДДДДДДДї АДДДДДДДДДДДДЩ і є і Средства і Средства і Средства і і є і динамическогоі коррекцииі защиты і і є і преобразова- і ошибок і памяти і ЪДДДДДДДДї і ния адреса і і і і Каналы і ГДДДДДДДДДДДДДДБДДДДДДДДДДБДДДДДДДДДДґ і ввода- і і Основная память і і вывода і і і АДДДДДДДДЩ АДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЩ Рис 1. Логическая схема процессора. ВЫБОР СТРУКТУРЫ ПРОЦЕССОРА. Выбор структуры процессора определяется двумя факторами: достижение заданной производительности при минимальных затратах оборудования. Известны следующие способы повышения производительности процессра: 1) совмешение отдельных этапов выполнения последовательно выбираемых команд и этапов выполнения операций; 2) предвыборка и буферизация команд и операндов; 3) введение нескольких операционных устройств; 4) выбор алгоритмов ускоренного выполнения операций; 5) специализация операционных устройств; 6) введение в структуру буферной памяти (кэш-память); 7) повышение уровня системы команд (спецоперации). Каждый способ влечет за собой увеличение обьема оборудования, а значит и увеличение стоимости процессора и, следовательно, снижение его эффективности, поэтому необходимо оценивать целесообразность использования каждого способа с учетом затрат оборудования. . На рис.2 показаны временные диаграммы выполнения команды с разбиением на этапы выполнения: ВК - выборка команды; РК - распаковка команды; АО - вычисление адреса операнда; ВО - выборка операнда; ОП - выполнение операции; ЗР - запись результата. При этом отдельные этапы (РК, АО) могут быть выполнены за один такт, все другие этапы могут потребовать для своего выполнения нескольких тактов. Совмещение может выполняться только для этапов одинаковой длины; для случая, когда длительность совмещаемых этапов различна, длительность выполнения этапа выбирается по самому большому времени выполнения. Совмещение не может быть выполнено для взаимозависимых команд, так как выполнение следующей команды зависит от результата предыдущей операции: операция перехода или использование результата как операнда следующей операции. Время выполнения выполнения команды процессором, при наличии совмещения, определяется выражением: Ткт = (N-Nc+1), где Ткт - время выполнения команды (тактов); N - количество тактов выполнения команды; Nc - количество совмещенных тактов. Таким образом производительность процессора определяется как количеством тактов выполнения каждой команды и временем перехода команд, так и количеством уровней совмещения обработки команд. Метод совмещения выполнения команд обеспечивает увеличение пропускной способности устройств и при этом не изменяет время обработки отдельной команды. Поэтому, если среди команд встречаются зависимые, то пропускная способность процессора снижается на величину определенную характером зависимости совмещаемых команд. Зависимость команд как бы уменьшает число уровней совмещения, а следовательно, и пропускную способность процессора. Следует учитывать, что совмещение выполнения команд увеличивает объем оборудования и усложняет схемы управления тем сильнее, чем больше число уровней совмещения. При выборе структуры процессора с совмещением выполнения команд должно быть определено: - количество независимых исполнительных блоков; - структура и алгоритмы работы исполнительных
←предыдущая следующая→
1 2 3 4 5