←предыдущая следующая→
1 2 3 4 5 6 7 8 9 10 11 12 ...
передачи контроллер освобождает шину процессору, но сразу же начинает проверку сигналов запроса и, как только обнаруживает активный сигнал запроса, инициирует следующий цикл передачи.
2. Режим блочной передачи (Block Transfer Mode). В этом режиме наличие сигнала запроса требуется только до момента выдачи контроллером сигнала "Подтверждение запроса на ПДП" (DACK), после чего шина не освобождается вплоть до завершения передачи всего блока.
3. Режим передачи по требованию (Demand Transfer Mode). Данный режим является промежуточным между двумя первыми: передача идет непрерывно до тех пор, пока активен сигнал запроса, состояние которого проверяется после каждого цикла передачи. Как только устройство не может продолжить передачу, сигнал запроса сбрасывается им и контроллер приостанавливает работу. Этот режим применяется для обмена с медленными устройствами, не позволяющими по своим временным характеристикам работать с ПДП в режиме блочной передачи.
4. Каскадный режим (Cascade Mode). Режим позволяет включить в подсистему ПДП более одного контроллера в тех случаях, когда недостаточно четырех каналов ПДП. В этом режиме один из каналов ведущего контроллера используется для каскадирования с
контроллером второго уровня. Для работы в каскаде сигнал HRQ ("Запрос на захват") ведомого контроллера подается на вход DREG ("Запрос на канал ПДП") ведущего, а сигнал DACK ("Подтверждение запроса") ведущего подается на вход HDLA ("Потверждение захвата") ведомого.
Такая схема подключения аналогична подключению ведущего (первого) контроллера к микропроцессору, с которым он обменивается сигналами HRQ и HDLA.
2.2. Типы передач
1. Передача память-память (Memory-to-memory DMA). Используется для передачи блока данных из одного места
памяти в другое. Исходный адрес определяется в регистрах
нулевого канала, выходной - в регистрах первого канала. Число циклов обмена (число байт минус 1) задается в регистре числа циклов канала 1. Передача происходит с использованием рабочего регистра контроллера в качестве промежуточного звена для хранения информации. При передачe память-память может быть задан специальный режим фиксации адреса (Address hold), при котором значение текущего адреса в регистре нулевого канала не
изменяется, при этом весь выходной блок памяти заполняется одним и тем же элементом данных, находящимся по заданному адресу.
2. Автоинициализация (автозагрузка, Autoinitialization).
После завершения обычной передачи использованный канал ПДП маскируется и должен быть перепрограммирован для дальнейшей работы с ним. При автоинициализации маскировка канала после окончания передачи не происходит, а регистры текущего адреса и счетчик циклов автоматически загружаются из соответствующих регистров с начальными значениями. Таким образом для продолжения (повторения) обмена достаточно выставить сигнал запроса на ПДП по данному каналу.
3. Режим фиксированных приоритетов.
В этом режиме канал 0 всегда имеет максимальный приоритет, а канал 3 - минимальный. Это означает, что любая передача по каналу с более высоким приоритетом будет выполняться раньше, чем по каналу с более низким приоритетом.
4. Циклический сдвиг приоритетов.
Позволяет избежать "забивания" шины одним каналом при одновременной передачe по нескольким каналам. Каждому каналу, по которому прошла передача, автоматически присваивается низший приоритет, после чего право на передачу получает канал с наивысшим приоритетом, для которого передача в данный момент возможна. Таким образом, если в начале работы распределение приоритетов было обычным (канал 0 - наивысший), и пришли сигналы запроса на ПДП по 1-му и 2-му каналам, то сначала будет выполняться передача по первому каналу, затем он получит низший
приоритет (а канал 2, соответственно, высший, т. к. сдвиг приоритетов циклический) и передача выполнится по 2-му каналу, который затем получит низший приоритет, а высший приоритет получит, сответственно, канал 3, который и будет обладать преимущественным правом на передачу.
5. Сжатие времени передачи (Compressed transfer timing).
В случае, если временные характеристики быстродействия обменивающихся устройств совпадают, ПДП может сократить время выполнения каждого такта передачи на 2 цикла часов за счет тактов ожидания, входящих в каждый цикл передачи.
2.3. Описание внутренних регистров ПДП
Контроллер имеет 344 бита внутренней памяти, организованной в виде регистров. Описание внутренних регистров ПДП приведено в таблице.
------------------------------------T--------------T-----------¬ ¦ Наименование ¦ Разрядность ¦ Число ¦
¦ регистра ¦ (бит) ¦ регистров ¦
+-----------------------------------+--------------+-----------+ ¦ Регистр начального адреса ¦ 16 ¦ 4 ¦
¦ (Base Address Register) ¦ ¦ ¦
¦ ¦ ¦ ¦
¦ Регистр начального счетчика циклов¦ 16 ¦ 4 ¦
¦ (Base Word Count Register) ¦ ¦ ¦
¦ ¦ ¦ ¦
¦ Регистр текущего адреса ¦ 16 ¦ 4 ¦
¦ (Current Address Register) ¦ ¦ ¦
¦ ¦ ¦ ¦
¦ Регистр текущего счетчика циклов ¦ 16 ¦ 4 ¦
¦ (Current Word Count Register) ¦ ¦ ¦
¦ ¦ ¦ ¦
¦ Рабочий регистр адреса ¦ 16 ¦ 1 ¦
¦ (Temporary Address Register) ¦ ¦ ¦
¦ ¦ ¦ ¦
¦ Рабочий регистр счетчика циклов ¦ 16 ¦ 1 ¦
¦ (Temporary Word Count Register) ¦ ¦ ¦
¦ ¦ ¦ ¦
¦ Регистр состояния ¦ 8 ¦ 1 ¦
¦ (Status Register) ¦ ¦ ¦
¦ ¦ ¦ ¦
¦ Регистр команд ¦ 8 ¦ 1 ¦
¦ (Command Register) ¦ ¦ ¦
¦ ¦ ¦ ¦
¦ Регистр режима (Mode Register) ¦ 6 ¦ 4 ¦
¦ ¦ ¦ ¦
¦ Рабочий регистр ¦ 8 ¦ 1 ¦
¦ (Temporary Register) ¦ ¦ ¦
¦ ¦ ¦ ¦
¦ Регистр масок (Mask Register) ¦ 4 ¦ 1 ¦
¦ ¦ ¦ ¦
¦ Регистр запросов ¦ 4 ¦ 1 ¦
¦ (Request Register) ¦ ¦ ¦
L-----------------------------------+--------------+------------
Регистр начального адреса (Base Address Register).
В этом регистре задается стартовый
←предыдущая следующая→
1 2 3 4 5 6 7 8 9 10 11 12 ...